Información Básica
Objetivos
-
Brindar los conocimientos necesarios para reconocer la importancia y estar en capacidad de aplicar herramientas de diseño, verificación y prueba a sistemas digitales complejos
-
Establecer los criterios que permitan modelar un sistema digital en diferentes niveles
de abstracción
-
Aplicar esas ideas al modelamiento basado en VHDL
-
Entender la importancia de vincular los aspectos de Verificación y Diseño para
Verificabilidad en el desarrollo de sistemas digitales
-
Analizar el proceso de fabricación de circuitos VLSI y comparar su utilización con
PLDs
Metodologia
Clases magistrales con apoyo audiovisual (presentaciones en Power Point) donde se expondrá la teoría necesaria y se discutirán ejemplos de aplicaciones usuales. Sesiones de laboratorio que incluyen diseños y simulaciones utilizando las herramientas adecuadas al tema en curso. Seguimiento de un proyecto final, el cual implique la realización de un circuito de verificación para evaluar el estado de un circuito secuencial determinado, el cual puede corresponder a uno desarrollado para otra asignatura. El circuito a elaborar debe satisfacer las condiciones dadas en los temas de faltas y verificabilidad.
Contenido
| Unidad/Tema | Sesiones | Referencia |
|---|---|---|
| Diseño de circuitos integrados | 2 | 2,12 |
| Compuertas Digitales CMOS | 2 | 2,2,4 |
| Circuitos Digitales CMOS | 2 | 2,12 |
| Conceptos básicos sobre modelamiento | 1 | 1,12 |
| Captura y representación de modelos | 2 | 1,12 |
| Conceptos básicos sobre simulación | 1 | 1,12 |
| Simulación manejada por eventos | 2 | 1,12 |
| Descripción estructural de hardware con VHDL | 2 | 3,12,14 |
| Programación VHDL básica | 2 | 3,12,14 |
| Programación VHDL intermedia | 2 | 3,12,14 |
| Programación VHDL orientada a síntesis | 2 | 3,12,14 |
| Modelamiento de faltas. Modelo stuck | 2 | 1,12 |
| Simulación de faltas | 2 | 1,12 |
| Generación de patrones | 2 | 1,12 |
| Diseño para la verificabilidad | 2 | 1,12 |
| Autoverificación integrada | 2 | 1,12 |
Evaluacion
| Nota | Porcentaje | |
|---|---|---|
| Primer Parcial | 25 % | Marzo 31 2008 |
| Segundo Parcial | 25 % | Mayo 12 2008 |
| Laboratorios | 20% | |
| Proyecto | 30% |
Bibliografia
-
Abramovici, Breuer y Friedman , Digital Systems Testing and Testable Design , AT&T Bell Laboratories and W.H. Freeman and Company , 1990
-
Uyemura, John , Physical Design of CMOS Integrated Circuits Using L-Edit , PWS Publishing Co , 1995
-
Bhasker, Jayaram, A VHDL primer , 1999
-
Rashid, Muhammad, Spice for circuits and electronics using Pspice, Prentice-Hall, 1990
-
Hayes, John , Diseño Lógico Digital , Addison-Wesley , 1996
-
Dillinger, Thomas , VLSI Engineering , Prentice-Hall
-
Taub, Herbert , Digital Circuits and Microprocessors, McGraw-Hill
-
Wilkinson, Barry , Digital System Design , Prentice-Hall
-
Mead y Conway, Introduction to VLSI Systems , Addison-Wesley
-
Mermet, Jean , VHDL for Simulation, Synthesis and Formal Proofs of H/W ,
-
IEEE , IEEE Transactions on CAD of Integrated Circuits and Systems , IEEE ,
-
Parra Plaza, Jaime Alberto , Notas de clase del curso de Circuitos Digitales , paginas.puj.edu.co/jparra
-
Nelson y otros, Análisis y diseño de circuitos lógicos digitales , Prentice-Hall, 1996
-
Pardo y Boluda, VHDL. Lenguaje para síntesis y modelado de circuitos , Alfaomega, 2000
Notas de clase
– Clases Circuitos Digitales (Notas Hernán Benítez) notas
– Clases Circuitos Digitales (Notas Jaime Parra) notas
L-EDIT
– ledit ledit
Laboratorios
– Taller L-EDIT Taller
Proyecto 2006-2